• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露一種用於一通訊系統之接收器。該接收器包含一前端裝置，用來接收至少一訊號及輸出至少一已處理訊號；至少一能量偵測器，用來偵測該至少一已接收處理訊號之至少一能量值；一動態類比數位轉換器，具有一可變設定點及一可變動態範圍；以及一數位訊號處理器，耦接於該至少一能量偵測器及該類比至數位轉換器，用來根據該至少一能量值調整該可變設定點及該可變動態範圍。
    公开号:TW201312951A
    申请号:TW100137685
    申请日:2011-10-18
    公开日:2013-03-16
    发明作者:Ying-Yao Lin
    申请人:Ralink Technology Corp；
    IPC主号:H03M1-00
    专利说明:
    接收器
    本發明係指一種用於一通訊系統之接收器，尤指一種可動態控制類比數位轉換器(analog to digital converter，ADC)之設定點及動態範圍(dynamic range)，以於低電流損耗下提升抗干擾能力的接收器。
    在習知技術中，通訊系統之一接收器包含有一類比數位轉換器(analog to digital converter，ADC)，用來將類比訊號轉換成數位訊號。習知類比數位轉換器在運作時係具有一固定設定點及一固定動態範圍。因此，為了避免類比數位轉換器因外部頻帶或內部頻帶之干擾而失真，習知接收器可包含一高成本的表面聲波濾波器(surface acoustic wave，SAW)，以濾除外部頻帶或內部頻帶之干擾，或包含過度設計以具有一寬動態範圍之類比數位轉換器，即具有一較大固定數量之類比數位轉換器位元或ENOB值。
    舉例來說，請參考第1A圖，第1A圖為習知一通訊系統之一接收器10之示意圖。如第1A圖所示，接收器10包含一低雜訊放大器(low noise amplifier，LNA)100、一混頻器102、一低通濾波器104、一可程式化增益放大器(programmable gain amplifier，PGA)106以及一類比數位轉換器108。低雜訊放大器100可放大一已接收訊號RSig，以輸出一已處理訊號PSig1。混頻器102將已處理訊號PSig1與所欲之頻率混頻，以輸出一已處理訊號PSig2。低通濾波器104以一低通頻帶對已處理訊號PSig2進行濾波，以輸出一已處理訊號PSig3。可程式化增益放大器106放大已處理訊號PSig3，以輸出具有於類比數位轉換器108之一固定設定點上的固定中心能量之輸入訊號INSig。類比數位轉換器108以固定設定點及固定動態範圍，將類比輸入訊號INSig轉換成數位訊號。在此配置下，若於已接收訊號RSig中有一強大外部頻帶或內部頻帶之干擾，則數位輸入訊號INSig之擺幅可能會超過類比數位轉換器108之固定動態範圍，造成類比數位轉換器108失真。
    具體而言，請參考第1B圖，第1B圖為當已接收訊號RSig有強大干擾或無干擾時，第1A圖類比數位轉換器108之一操作示意圖。如第1B圖所示，類比數位轉換器108具有一上限2dBm、一固定設定點-4dBm、一固定動態範圍12dB(如2位元)，一量化雜訊能量-10dBm以及一訊雜比(signal to noise ratio，SNR)6dBm。在理想情況下，已接收訊號RSig中沒有干擾，因此可程式化增益放大器106輸出具有固定中心能量-4dBm及低於上限之小電壓擺幅的輸入訊號INSig(如實線所示)。如此一來，類比數位轉換器108可正常地操作而不失真。
    然而，當已接收訊號RSig中有強大干擾，可程式化增益放大器106可能輸出具有固定中心能量-4dBm及超過固定動態範圍之大電壓振動(如大於6dBm之7dBm)的輸入訊號INSig(如虛線所示)。如此一來，類比數位轉換器108會因輸入訊號INSig之能量超過上限而失真，無法正常地操作。
    在此情況下，習知接收器10在前端需要一高成本的表面聲波濾波器或在低雜訊放大器100跟混頻器102之間需一中階表面聲波濾波器，以濾除外部頻帶之干擾，而造成高成本。或者，類比至數位轉換器108可能過度設計以具有一寬動態範圍，即具有一較大固定數量之類比至數位轉換器位元或ENOB值，而造成高電流損耗。有鑑於此，習知技術實有改進之必要。
    本發明係指一種用於一通訊系統之接收器，尤指一種可動態控制類比數位轉換器(analog to digital converter，ADC)之設定點及動態範圍(dynamic range)，以於低電流損耗下提升抗干擾能力的接收器。
    本發明揭露一種用於一通訊系統之接收器。該接收器包含一前端裝置，用來接收至少一訊號及輸出至少一已處理訊號；至少一能量偵測器，用來偵測該至少一已接收處理訊號之至少一能量值；一動態類比數位轉換器，具有一可變設定點及一可變動態範圍；以及一數位訊號處理器，耦接於該至少一能量偵測器及該類比至數位轉換器，用來根據該至少一能量值調整該可變設定點及該可變動態範圍。
    請參考第2A圖，第2A圖為本發明實施例一通訊系統之一接收器20之示意圖。如第2A圖所示，接收器20包含一低雜訊放大器(low noise amplifier，LNA)200、一混頻器202、一低通濾波器204、一可程式化增益放大器(programmable gain amplifier，PGA)206、一動態類比數位轉換器208、一數位訊號處理器210(digital signal processor，DSP)以及能量偵測器(或峰值偵測器)212～216。接收器20與接收器10之主要差異在於於接收器20增加能量偵測器212～216，以用來偵測一已接收訊號RSig’之已處理訊號PSig1’～PSig3’之能量值P1～P3，且動態類比數位轉換器208具有一可變設定點及一可變動態範圍，使得數位訊號處理器210可根據能量值P1～P3調整可變設定點及可變動態範圍。如此一來，當已接收訊號RSig’中無干擾時，動態類比數位轉換器208可操作於低電流損耗，且當已接收訊號RSig’中有干擾時，可正常操作而無失真。
    詳細來說，請參考第2B圖，第2B圖為本發明實施例當已接收訊號RSig’中有一強大干擾或無干擾時，動態類比數位轉換器208之操作示意圖。如第2B圖所示，動態類比數位轉換器208之一上限為2dBm、一設定點為SP1-4dBm、一動態範圍DR1為12dB(如2位元)、一量化雜訊能量QNP1為-10dBm、一設定點SP2為-16dBm、一動態範圍DR2為24dB(如4位元)、一量化雜訊能量QNP2為-22dBm、以及一訊雜比(signal to noise ratio，SNR)為6dBm。若已接收訊號RSig’中有強大干擾，則其中一個能量值P1～P3會大於預設值。因此，當能量值P1～P3低於預設值時，數位訊號處理器210固定可變動態類比數位轉換器208之可變設定點及可變動態範圍於設定點SP1及動態範圍DR1。在此情況下，由於已接收訊號RSig’中無干擾，可程式化增益放大器206輸出具有中心能量～4dBm及低於上限之小電壓擺幅的輸入訊號INSig’(如實線所示)。如此一來，當已接收訊號RSig’中無干擾時，動態類比數位轉換器208可使用較高設定點SP1及較窄動態範圍DR1，以於低電流損耗下轉換輸入訊號INSig’。
    另一方面，若能量值P1～P3中一能量值大於預設值，則數位訊號處理器210將動態類比數位轉換器208之可變設定點及可變動態範圍從設定點SP1及動態範圍DR1調整至低於設定點SP1之設定點SP2及寬於動態範圍DR1之動態範圍DR2，因此動態類比數位轉換器208對於強大干擾(即18dB)可具有更多能量餘裕度(headroom)且具有相同訊雜比。在此情況下，由於已接收訊號RSig’中有強大干擾，可程式化增益放大器206可輸出具有中心能量為-16dBm且仍低於上限之大電壓擺幅(如7dBm)的輸入訊號INSig’(如虛線所示)。如此一來，當已接收訊號RSig’中有強大干擾時，動態類比數位轉換器208可使用較低之設定點SP2及較寬之動態範圍DR2來轉換輸入訊號INSig’且無失真。
    具體而言，請參考第2C圖，第2C圖為本發明實施例第2A圖所示之動態類比數位轉換器208之示意圖。如第2C圖所示，動態類比數位轉換器208包含分壓電阻R1～R17及比較器Com1～Com16。數位訊號處理器210從分壓電阻R1～R17中致能一定數量之分壓電阻且從比較器Com1～Com16中致能一定數量之比較器，以將一參考電壓Vref分壓後與輸入訊號INsig’進行比較，進而調整動態類比數位轉換器208之可變動態範圍。舉例來說，當已接收訊號RSig’中無干擾時，數位訊號處理器210致能分壓電阻R1～R5及比較器Com1～Com4，使得動態類比數位轉換器208具有一12dB的較窄動態範圍(即2位元)；當已接收訊號RSig’中有強大干擾時，數位訊號處理器210致能分壓電阻R1～R17及比較器Com1～Com16，使得動態類比數位轉換器208具有一24dB的較寬動態範圍(即4位元)。如此一來，數位訊號處理器210可致能動態類比數位轉換器208中不同數量之分壓電阻及比較器，因此動態類比數位轉換器208可具有不同動態範圍。
    另一方面，請繼續參考第2A圖。低雜訊放大器200放大已接收訊號RSig’，以輸出已處理訊號Psig1’。混頻器202將已處理訊號PSig1’與所欲之頻率混頻，以輸出已處理訊號PSig2’。低通濾波器204以一低通頻帶對已處理訊號PSig2’進行濾波，以輸出已處理訊號PSig3’。可程式化增益放大器206以一可變增益放大已處理訊號PSig3’，以調整予動態類比數位轉換器208之輸入訊號INSig’之一中心能量，進而調整動態類比數位轉換器208之可變設定點。舉例來說，當已接收訊號RSig’中無干擾時，可程式化增益放大器206可用較高增益，以輸出中心能量為-4dBm之輸入訊號INSig’；當已接收訊號RSig’中有強大干擾時，可程式化增益放大器206可用較低增益，以輸出中心能量為-16dBm之輸入訊號INSig’。如此一來，可程式化增益放大器206可用不同增益，以輸出具有不同中心能量值之輸入訊號INSig’。
    此外，數位訊號處理器210可根據不同干擾源適當調整低雜訊放大器200、混頻器202及可程式化增益放大器206。在一實施例中，能量偵測器212耦接於低雜訊放大器200及混頻器202之間，並偵測已處理訊號Psig1’之能量值P1。由於已處理訊號Psig1’未經混頻器202混頻，若已接收訊號RSig’中有強大外部頻帶之干擾時，已處理訊號Psig1’之能量值P1會大於預設值。因此，若能量值P1大於預設值，數位訊號處理器210可降低低雜訊放大器200之增益與混頻器202之增益，並調整可程式化增益放大器206之可變增益，以降低混頻器202之負荷並輸出具有較低中心能量值之輸入訊號INSig’。
    於另一實施例中，能量偵測器214耦接於混頻器202及低通濾波器204之間，並偵測已處理訊號Psig2’之能量值P2。由於已處理訊號Psig2’已經混頻器202混頻，若已接收訊號RSig’中有強大內部頻帶之干擾時，已處理訊號Psig2’之能量值P2會大於預設值。因此，若能量值P2大於預設值，數位訊號處理器210可降低可程式化增益放大器206之可變增益，以輸出較低中心能量之輸入訊號INSig’。
    於更一實施例中，能量偵測器216耦接於低通濾波器204及可程式化增益放大器206之間，並偵測已處理訊號Psig3’之能量值P3。由於已處理訊號Psig3’已經混頻器202混頻，若已接收訊號RSig’中有強大內部頻帶之干擾時，已處理訊號Psig3’之能量值P3可能會大於預設值。因此，若能量值P3大於預設值，數位訊號處理器210可降低可程式化增益放大器206之可變增益，以輸出較低中心能量之輸入訊號INSig’。
    值得注意的是，本發明之主要精神在於偵測已接收訊號RSig’中是否有強大干擾，使得當已接收訊號RSig’中無干擾時，動態類比數位轉換器208可具有一較高設定點及一較窄動態範圍以維持低電流損耗，而當已接收訊號RSig’中有強大干擾時，動態類比數位轉換器208再具有一較低設定點及一較寬動態範圍，因此可減少靜態電流損耗。本領域具通常知識者當可據以修飾或變化，而不限於此。舉例來說，接收器20較佳為一射頻接收器，但亦可做為其他通訊系統之接收器。此外，雖然在上述實施例中接收器20包含三個能量偵測器212～216，但接收器20於其它實施例中可僅包含能量偵測器212～216中至少一能量偵測器。更進一步地，第2C圖所示之動態類比數位轉換器208不限於僅具有兩個動態範圍，而可做對應的修飾或變化，以包含更多組件以具有更多動態範圍。
    在習知技術中，習知接收器10可能在前端包含一高成本的表面聲波濾波器(surface acoustic wave，SAW)或在低雜訊放大器100跟混頻器102之間包含一中階表面聲波濾波器，以濾除外部頻帶之干擾，而造成高成本。或者，類比數位轉換器108可能過度設計以具有一寬動態範圍，即具有一較大固定數量之類比數位轉換器位元或ENOB值，而造成高電流損耗。相較之下，本發明偵測已接收訊號RSig’中是否有強大干擾，使得當已接收訊號RSig’中無干擾時，動態類比數位轉換器208可具有一較高設定點及一較窄動態範圍以維持低電流損耗，而當已接收訊號RSig’中有強大干擾時，動態類比數位轉換器208再具有一較低設定點及一較寬動態範圍，因此可減少靜態電流損耗。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    10、20．．．接收器
    100、200．．．低雜訊放大器
    102、202．．．混頻器
    104、204．．．低通濾波器
    106、206．．．可程式化增益放大器
    108、208．．．類比數位轉換器
    210．．．數位訊號處理器
    212、214、216．．．能量偵測器
    R1～R17．．．分壓電阻
    Com1～Com16．．．比較器
    RSig、RSig’．．．已接收訊號
    PSig1～Psig3、PSig1’～PSig4’．．．已處理訊號
    INSig、INSig’．．．輸入訊號
    第1A圖為習知一通訊系統之一接收器之示意圖。
    第1B圖為第1A圖所示一已接收訊號中有一強大干擾或無干擾時，一類比數位轉換器之操作示意圖。
    第2A圖為本發明實施例一通訊系統之一接收器之示意圖。
    第2B圖為本發明實施例第2A圖所示一已接收訊號中有一強大干擾或無干擾時，一動態類比數位轉換器之操作示意圖。
    第2C圖為本發明實施例第2A圖所示動態類比數位轉換器之示意圖。
    20．．．接收器
    200．．．低雜訊放大器
    202．．．混頻器
    204．．．低通濾波器
    206．．．可程式化增益放大器
    208．．．類比數位轉換器
    210．．．數位訊號處理器
    212、214、216．．．能量偵測器
    RSig’．．．已接收訊號
    PSig1’～PSig4’．．．已處理訊號
    INSig’．．．輸入訊號
    权利要求:
    Claims (9)
    [1] 一種用於一通訊系統之接收器，包含有：一前端裝置，用來接收至少一訊號及輸出至少一已處理訊號；至少一能量偵測器，耦接於該前端裝置，用來偵測該至少一已處理訊號之至少一能量值；一動態類比至數位轉換器(analog to digital converter，ADC)，具有一可變設定點及一可變動態範圍；以及一數位訊號處理器(digital signal processor，DSP)，耦接於該至少一能量偵測器及該類比至數位轉換器，用來根據該至少一能量值，調整該可變設定點及該可變動態範圍。
    [2] 如請求項1所述之接收器，其另包含有一預設值，其中該數位訊號處理器於該能量值係低於該預設值時，設定動態類比至數位轉換器之該可變設定點及該可變動態範圍至一第一設定點及一第一動態範圍。
    [3] 如請求項2所述之接收器，其中該數位訊號處理器於至少一該能量值係大於該預設值時，設定動態類比至數位轉換器之該可變設定點及該可變動態範圍至一第二設定點及一第二動態範圍，該第二設定點低於該第一設定點而該第二動態範圍較該第一動態範圍寬。
    [4] 如請求項1所述之接收器，其中該動態類比至數位轉換器包含有：複數個分壓電阻；以及複數個比較器，各具有一第一輸入端，用來接收一輸入訊號；其中，該數位訊號處理器致能該複數個分壓電阻中至少一分壓電阻及該複數個比較器中至少一比較器，以調整動態類比至數位轉換器之該可變動態範圍。
    [5] 如請求項4所述之接收器，其中該數位訊號處理器增加已致能之分壓電阻之數量及已致能之比較器之數量，以增加動態類比至數位轉換器之可變動態範圍。
    [6] 如請求項4所述之接收器，其中該前端裝置包含有：一低雜訊放大器(low noise amplifier，LNA)，用來放大該已接收之訊號，以輸出一第一已處理訊號；一混頻器，耦接於該低雜訊放大器，用來混合該第一已處理訊號，以輸出一第二已處理訊號；一低通濾波器，耦接於該混頻器，用來對該第二已處理訊號進行濾波，以輸出一第三已處理訊號；以及一可程式化增益放大器(programmable gain amplifier，PGA)，用來藉由一可變增益放大該第三已處理訊號，以調整該輸入訊號之一中心能量予該動態類比至數位轉換器，進而調整動態類比至數位轉換器之該可變設定點。
    [7] 如請求項6所述之接收器，其中該至少一能量偵測器中一第一能量偵測器耦接於該低通濾波器及該混頻器之間，用來偵測該第一已處理訊號之一第一能量值，其中當該第一能量值大於一預設值時，該數位訊號處理器降低該低雜訊放大器之一增益及該可程式化增益放大器之該可變增益。
    [8] 如請求項6所述之接收器，其中該至少一能量偵測器中一第二能量偵測器耦接於該混頻器及該低通濾波器之間，用來偵測該第二已處理訊號之一第二能量值，其中當該第二能量值係大於一預設值時，該數位訊號處理器降低該可程式化增益放大器之該可變增益。
    [9] 如請求項6所述之接收器，其中該至少一能量偵測器中一第三能量偵測器耦接於該低通濾波器及該可程式化增益放大器之間，用來偵測該第三已處理訊號之一第三能量值，其中當該第三能量值係大於一預設值時，該數位訊號處理器降低該可程式化增益放大器之該可變增益。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI446730B|2014-07-21|接收器
    US9807504B2|2017-10-31|Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
    US7268715B2|2007-09-11|Gain control in a signal path with sigma-delta analog-to-digital conversion
    CN102868369B|2015-05-13|射频自动增益控制放大器
    US7565125B2|2009-07-21|Telecommunications receiver with automatic gain control
    GB2553867A|2018-03-21|Reconfiguring paths in a multiple path analog-to-digital converter
    US20060132235A1|2006-06-22|Gain-controlled amplifier, receiver circuit and radio communication device
    US7352310B2|2008-04-01|Receiving device and automatic gain control method
    US10263630B2|2019-04-16|Multi-path analog front end with adaptive path
    GB2553864A|2018-03-21|Matching paths in a multiple path analog-to-digital converter
    JP3756149B2|2006-03-15|自動利得制御を有するモバイル無線受信機の受信機回路
    WO2021147743A1|2021-07-29|Receiver circuits with blocker attenuating rf filter
    US7680473B2|2010-03-16|Circuits and methods for signal gain control
    US8614603B1|2013-12-24|Auto leveling receiver
    KR100968807B1|2010-07-08|가변이득증폭기 및 이를 포함하는 수신기
    CN106571787A|2017-04-19|一种数模混合自动增益控制放大器
    JP2011087034A|2011-04-28|受信回路及び半導体装置
    US10418944B2|2019-09-17|High-efficiency high-integrated receiver
    WO2019036579A1|2019-02-21|MULTI-PATH ANALOG SYSTEM WITH PASS-UP MULTIMODE FILTER
    GB2565855A|2019-02-27|Multi-Path Analog System with Multi-Mode High-Pass Filter
    US20040248536A1|2004-12-09|Receiving circuit having improved distortion characteristics
    GB2565856A|2019-02-27|Multi-Path Analog System with Multi-Mode High-Pass Filter
    US20200358400A1|2020-11-12|High signal-to-noise ratio amplifier with multiple output modes
    KR100651493B1|2006-11-29|수신기에서 이득 제어 장치 및 방법
    JP2012034222A|2012-02-16|無線装置
    同族专利:
    公开号 | 公开日
    TWI446730B|2014-07-21|
    US20130058439A1|2013-03-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN106059690A|2015-04-08|2016-10-26|立积电子股份有限公司|一种侦测器|
    US9885781B2|2015-04-08|2018-02-06|Richwave Technology Corp.|Detector generating a displacement signal by injection locking and injection pulling|US6993291B2|2001-10-11|2006-01-31|Nokia Corporation|Method and apparatus for continuously controlling the dynamic range from an analog-to-digital converter|
    US7295645B1|2002-01-29|2007-11-13|Ellipsis Digital Systems, Inc.|System, method and apparatus to implement low power high performance transceivers with scalable analog to digital conversion resolution and dynamic range|
    US7262724B2|2005-03-31|2007-08-28|Freescale Semiconductor, Inc.|System and method for adjusting dynamic range of analog-to-digital converter|
    KR100824793B1|2006-07-19|2008-04-24|삼성전자주식회사|기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터|
    US7697911B2|2006-12-08|2010-04-13|Agere Systems Inc.|Single path architecture with digital automatic gain control for SDARS receivers|
    US20090161802A1|2007-12-21|2009-06-25|Intel Corporation|Receiver with adaptive power consumption and a method implemented therein|
    US8427366B2|2010-07-27|2013-04-23|Texas Instruments Incorporated|Dual frequency receiver with single I/Q IF pair and mixer|
    CN103262426B|2010-12-07|2015-07-01|马维尔国际贸易有限公司|使用基带电路的rf峰值检测方案|US8990864B2|2012-06-12|2015-03-24|Maxlinear, Inc.|Method and system for receiver configuration based on a priori knowledge of noise|
    TWI465050B|2012-12-19|2014-12-11|Ind Tech Res Inst|載波聚合接收裝置與發射裝置及收發裝置|
    JP6220221B2|2013-10-28|2017-10-25|ルネサスエレクトロニクス株式会社|受信機、半導体集積回路及び利得制御方法|
    TWI715445B|2018-12-17|2021-01-01|瑞昱半導體股份有限公司|調幅調相失真之補償裝置|
    TWI692936B|2018-12-17|2020-05-01|瑞昱半導體股份有限公司|調幅調相失真之補償裝置|
    法律状态:
    2017-04-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/226,443|US20130058439A1|2011-09-06|2011-09-06|Receiver|
    [返回顶部]